小芯片, 最新路线图

本文由半导体产业纵横（ID：ICVIEWS）综合真正意义上的 10 纳米芯片或许要到 2039 年才会出现 。近年来 ，英伟达首席执行官黄仁勋等众多业内人士对摩尔定律的未来持悲观态度，然而芯片生产研究和工程机构

本文由半导体产业纵横（ID：ICVIEWS）综合

真正意义上的 10 纳米芯片或许要到 2039 年才会出现。

近年来
，英伟达首席执行官黄仁勋等众多业内人士对摩尔定律的未来持悲观态度，然而芯片生产研究和工程机构 IMEC 发布的新路线图却给出了截然不同的结论 ——摩尔定律依然有效
。若该路线图精准落地 ，甚至能预见芯片制造直至 2039 年的发展轨迹
，其工艺将迈入 0.2 纳米节点的新时代。

在深入探讨 IMEC 的预测前，有必要重新认识摩尔定律的本质 。它并非自然界亘古不变的基本法则 ，而是基于历史经验对行业发展趋势的归纳与推测
。英特尔将其总结为 “单个芯片上的晶体管数量每两年翻一番
，且成本维持在较低水平”，意味着每过两年 ，消费者就能以相近的价格获得性能翻倍的芯片。但 “两年翻一番 ” 并非绝对标准
，本质上它更像是半导体行业发展的一种趋势 。

不过，摩尔定律中“低成本” 这一条件 ，正遭受现实的严峻挑战
。近年来
，先进芯片制造成本呈爆炸式增长，高端 GPU 动辄上万元的售价便是明证 ，这与摩尔定律的预期形成强烈反差。与此同时，芯片制造的命名规则也饱受诟病
，如今的制程命名已脱离物理实际，例如号称 3 纳米工艺制造的芯片 ，其内部组件尺寸远非 3 纳米 。

IMEC 作为专注芯片生产基础研究的权威机构
，其研究领域覆盖新材料 、新型光刻技术和下一代晶体管设计，研究成果深刻影响着整个芯片制造业 ，也使其具备了预测芯片技术走向的强大能力
。在 IMEC 的路线图中
，芯片制造的未来发展清晰可见。

就工艺节点而言，行业将从台积电当前最先进的 3 纳米技术 ，逐步演进至 2027 年的 14 埃（1.4 纳米）技术
，2029 年达到 10 埃（1 纳米），并持续推进 ，于 2039 年进入 2 埃以下（小于 0.2 纳米）的节点 。在光刻技术上
，更先进的极紫外（EUV）光刻技术将助力实现 0.2 纳米以下的制造目标；晶体管技术方面，2027 年左右 FinFET 晶体管将被纳米片晶体管取代 ，2031 年叉片晶体管登场，随后互补 FET 将使晶体管密度瞬间翻倍；从 2037 年起
，芯片部分材料将向二维化发展，通过材料沉积技术 ，实现晶体管内部原子级厚度的材料片
。此外
，芯片底部数据和电源互连技术也将不断升级，从基本的背面互连逐步发展为更复杂的全局互连和局部信号线背面互连。

值得注意的是 ，工艺节点的命名与实际组件尺寸存在巨大差异 。

在1990年之前
，栅极长度的减小几乎完全线性，从“Xnm
”的名称就直观反映出芯片的性能。每代晶体管的长和宽都是上一代的0.7倍(长度0.7*宽度0.7=0.49) ，也就是单个晶体管的面积缩小到原来的0.5倍
，印证摩尔定律晶体管密度翻倍的描述
。比如 180nm>130nm>90nm>65nm>45nm>32nm>22nm ，其中“X”指的就是芯片栅极的长度 ，也就是MOS 晶体管的源极到漏极的距离。随着先进制程的数字越小
，对应的晶体管密度越大，芯片功耗也就越低 ，性能则越高 。

在之后的技术演进中，制程节点减小速度加快
，大约为0.72倍, 并且不再完全线性
。场效应晶体管也逐渐脱离原本固定的结构，比如FinFET的空间结构晶体管出现 ，沟道变成了三维环绕
，沟道长度逐渐不能代表工艺的最高精度。7nm、5nm
、3nm也不再是沟道长度的代表，它作为一个等效长度 ，只是一个数字 。

栅极的长度是芯片制造工艺的一个重要指标
，栅极的长度越小，源极和漏极之间流过的电流就会越快;鳍片间距(Fin Pitch)也是衡量工艺先进性的一个重要参数 ，在FinFET 晶体管时期
，增加 fin(鳍)高度、减少fin之间的间距就能有效增加驱动电流，从而提高效率;其他的衡量指标还有金属间距和逻辑单元等 ，金属间距越小需要克服的电容效应越小;逻辑单元的最小单元高度越低
，在3D堆叠上更有优势
。

台积电 3 纳米工艺中，晶体管栅极间距实际为 23 纳米 ，到 2027 年 14 埃节点时，该距离将缩至 21 纳米
，到 2039 年预计在 14 纳米至 10 纳米之间。这意味着，真正意义上的 10 纳米芯片或许要到 2039 年才会出现 ，但持续的技术进步远比命名更为重要 。

按照 IMEC 预测的发展节奏
，到 2039 年芯片的复杂程度将超乎想象
。对比 2011 年英特尔基于 32 纳米工艺制造的 Sandy Bridge CPU，其 Core i7 2700K 芯片仅有 11 亿个晶体管；而如今的英特尔 Core Ultra 9 285K 芯片晶体管数量已接近 180 亿个。以此类推 ，2039 年 CPU 的晶体管数量有望达到约 3000 亿个
，GPU 的晶体管数量甚至可能接近 1.5 万亿个 。

尽管这些数据仍存在猜测成分，但不可否认的是 ，摩尔定律中晶体管数量倍增 、芯片复杂度提升的核心逻辑依然成立
。然而在成本控制方面
，行业仍面临巨大挑战，未来如何在延续摩尔定律的同时解决成本难题 ，将成为半导体行业发展的关键课题。

*声明：本文系原作者创作 。文章内容系其个人观点
，我方转载仅为分享与讨论，不代表我方赞成或认同 ，如有异议，请联系后台。

想要获取半导体产业的前沿洞见
、技术速递、趋势解析
，关注我们！